携帯電話機向けSERDESの設計 図1 最初に考えたチップのブロック図 16ビットの双方向SERDESの基本構成ブロックには、PLLおよびクロックジェネレータが含まれる。 記事に戻る Michael Fowler(米Fairchild Semiconductor社),EDN