高密度化と大容量化の限界はまだ見えない 3D NANDフラッシュメモリの断面構造。左上はシリコンダイ写真。右下は、ワード線デコード回路とメモリセルアレイの境界付近を切り出した断面の構造図。構造図の左端は周辺回路。中央は制御ゲート(ワード線)の引き出し(ステアケース)。右端はメモリセルアレイ。出典:Applied Materials(クリックで拡大) 記事に戻る 福田昭,EE Times Japan