A-Dコンバータを用いた新方式PLLを開発 デジタルPLLの校正。デジタル型位相同期回路(PLL)において、従来は時間デジタル変換器(TDC)が用いられていたが、提案型ではアナログデジタル変換器(ADC)を用いることにより、非常に良好なジッタ特性の実現が可能 (クリックで拡大) 出典:東京工業大学 記事に戻る 竹本達哉,EE Times Japan