【ESEC2011】FPGA新興のTabulaがお目見え、「大手のハイエンド品と同等の論理規模で価格は数分の1」

図2　単一のLUTを異なる構成に時分割で書き換えて使う　プログラマブルロジック領域に実装した回路を時分割で書き換えることで、同領域の回路規模を仮想的に広げる。物理的な回路規模を抑えてチップ面積を削減し、コストを低減しながらも、実効的なロジック規模を確保する技術である。