12ビットADコンバータで4Gサンプル/秒を達成、無線通信機器の受信回路の大幅な簡略化が可能に

図3　 JESD204Bの効能デュアルの14ビットADコンバータの出力に、左図はLVDSを使った場合、右図はJESD204Bを使った場合である。LVDSの場合は、データ・ラインが14本、クロック・ラインが1本となり、プリント基板のレイアウト設計が複雑になる。一方、JESD204Bを使えば、4つの差動ペアで済むため、設計を大幅に簡素化できる。