第40回　「FPGAで実現する浮動小数点DSP」（後編）

図1：DSP Builderの設計フロー