第38回 「先端FPGAにみるDSP実装の柔軟性」
図1:「18ビット精度モード」か「高精度モード」を選べるアルテラFPGAのDSPブロック
記事に戻る
PR/EDN Japan