第17回　DDR2 の実装からデバッグ手法：〜ステップ3　 FPGA のデバッグ手法『SignalTap II Logic Analyzer』〜

図3：FPGA内部信号のサンプリング結果