第17回 DDR2 の実装からデバッグ手法:〜ステップ3 FPGA のデバッグ手法『SignalTap II Logic Analyzer』〜 図1:GUI上で「サンプリング・クロック」を設定し、「サンプリングするノード」を選択すればSTPファイルの生成が可能である 記事に戻る PR/EDN Japan