第16回　DDR2 の実装からデバッグ手法：〜ステップ2　DDR2 FPGA デザイン設計〜

図6：Modelsim-Atera Stater Editionによるシミュレーション結果