第16回　DDR2 の実装からデバッグ手法：〜ステップ2　DDR2 FPGA デザイン設計〜

図5：コンパイル実行前にタイミング制約やI/O 制約を設定する