第16回　DDR2 の実装からデバッグ手法：〜ステップ2　DDR2 FPGA デザイン設計〜

図4：CPUと DDR2 SDRAM High Performance Controller との接続作業は SOPC Builder 上で行える