第15回 DDR2 の実装からデバック手法:〜ステップ1 FPGA を用いた DDR2 SDRAMインタフェース〜 図3:Clock Groupのトポロジーのイメージ図 記事に戻る PR/EDN Japan